Патент США на тестування функціональної схеми та тестової схеми, що має окремі вхідні вихідні майданчики. Патент США
Спеціальна контрольна схема в мікросхемі для тестування рівня пластин вибірково підключає спеціалізовану контрольну схему до функціональної схеми під час тестування пластин. Після випробування пластини спеціальна тестова схема електрично ізольована від функціональної схеми та джерел живлення таким чином, що вона не завантажує сигнали функціональної схеми і не споживає потужність.
Останні патенти Texas Instruments Incorporated:
Ця заявка є розділом попередньої заявки Сер. № 12/511 705, подана 29 липня 2009 р., Тепер патент США No 7,823,038, виданий 26 жовтня 2010 р .;
який був розділом попередньої заявки Сер. № 12/175663, подана 18 липня 2008 р., Тепер патент США No 7,587,648, наданий 8 вересня 2009 р .; Який був розділом попередньої заявки Сер. № 11/530,512, подана 11 вересня 2006 р., В даний час патент США № 7,418,643, наданий 26 серпня 2008 р .; який був розділом попередньої заявки Сер. №10/345,648, подана 16 січня 2003 р., Тепер патент США № 71224341, виданий 17 жовтня 2006 р .; яка заявляє пріоритет згідно з 35 USC 119 (e) (1) попередньої заявки № 60/349 590, поданої 18 січня 2002 р.
ТЕХНІКА РОЗКРИТТЯ
Сьогодні мікросхеми розроблені для включення тестових схем, таких як сканування та вбудований самотест (BIST), які можуть бути використані для тестування мікросхеми на всіх рівнях складання та виробництва, тобто тестування пластин, упакований тест ІС, тест інтеграції системи та польовий тест. Для повторного використання випробувальної схеми таким чином, випробувальна схема повинна бути спроектована як невід'ємна та активна частина ІС. Будучи невід'ємною частиною ІС, випробувальна схема підключена до функціональної схеми, що підлягає випробуванню, а також підключена до рейок живлення ІС.
Незважаючи на те, що це спосіб, яким традиційні випробувальні схеми розробляються в ІС, є деякі типи спеціалізованих випробувальних схем, включених до ІС, які беруть участь лише у випробуванні рівня пластин. Ця спеціалізована тестова схема вигідно дозволяє проводити тестування рівня пластин за допомогою дешевших тестерів і з більшою точністю, особливо тестування чутливих аналогових схем. Як і інші схеми сканування та тестування BIST, ця спеціалізована тестова схема, як правило, призначена для підключення до функціональної схеми, яку вона буде перевіряти, та до джерел живлення ІС. Однак, на відміну від схеми сканування та BIST, спеціалізована контрольна схема може бути використана лише на рівні випробування пластин, оскільки колодки для штампів, необхідні для доступу до спеціалізованої контрольної схеми, як правило, не скріплені з пакувальними штифтами.
Патент США У патенті США №5,578,935 викладається спосіб і пристрій для випробування схеми, що випробовується, шляхом вбудовування інтегральної схеми тестового компаратора в мікросхему та підключення входу компаратора до виходу схеми, що тестується, у мікросхемі. Вбудований стробоподібний компаратор і випробовувана схема також підключені до зовнішнього тестера для подачі потужності, опорної вхідної напруги та сигналу стимулу вхідного сигналу та вихідної відповіді. Тестова схема, показана на фіг. 1 патенту США №5,578,935 дозволяє тестувальнику, тестованій схемі та компаратору в межах ІС взаємодіяти разом згідно з описаним послідовним алгоритмом наближення на фіг. 2 для досягнення тесту. Мотивацією та перевагами вбудовування компаратора в мікросхему є те, що вбудований компаратор мінімізує вплив блукаючої ємності та індуктивності на досліджуваний сигнал.
КОРОТКИЙ ПІДСУМОК РОЗКРИТТЯ
У цьому розкритті описується спосіб і пристрій, що використовують спеціальну випробувальну схему в ІС для тестування рівня пластин, але без необхідності постійного підключення спеціалізованої випробувальної схеми до функціональної схеми після завершення випробування пластини. Перевагою цього розкриття є те, що після випробування пластин спеціальна випробувальна схема електрично ізольована від функціональної схеми та джерел живлення таким чином, що вона не завантажує сигнали функціональної схеми і не споживає потужність.
Інтегральна схема цього розкриття забезпечує функціональну схему та випробувальну схему на одній і тій же підкладці. Функціональна схема має перші вхідні та вихідні сигнальні провідники, з'єднані з першими вхідними та вихідними сигнальними колодками та першими клемами живлення, підключеними до перших колодках силового зв'язку. Функціональна схема пристосована для створення сигналу тестової відповіді на першій зв'язковій майданчику вихідного сигналу для тестування функціональної схеми у відповідь на сигнал тестового стимулу, що застосовується до першої контактної площадки зв'язку вхідного сигналу.
Тестова схема має другі вхідні входи і вихідні сигнальні провідники, підключені до другого вхідного і вихідного сигнального зв’язку або тестових майданчиків і другий провід живлення, підключений до другого силового зв’язку або тестових площадок. Другі відведення та прокладки для скріплення або випробування відокремлені від перших відведень та прокладок для склеювання. Перші провідники та прокладки зв’язку, а другі провідники та зв’язки або випробувальні майданчики пристосовані для вибіркового з’єднання між собою під час випробування для роботи як функціональної схеми, так і випробувальної схеми для перевірки роботи функціональної схеми з контрольною схемою. Один другий вхідний тестовий сигнальний майданчик пристосований для прийому тестового сигналу відповіді від першого вихідного сигнального майданчика, інший другий вхідний опорний сигнальний майданчик пристосований для прийому тестового порівняльного сигналу, а другий вихідний сигнальний провідний майданчик забезпечує сигнал тестового пропуску/відмови у відповідь на сигнал порівняльного тесту і сигнал тестової відповіді, що приймається на другому майданчику колодки зв'язків вихідного вихідного сигналу.
КОРОТКИЙ ОПИС НЕКОЛЬКОГО ПОГЛЯДУ КРЕСЛЕНЬ
Фіг. Фіг.1 - блок-схема випробувального пристрою, підключеного до відомої інтегральної схеми.
Фіг. Фіг.2 - блок-схема інтегральної схеми, побудованої згідно з цим розкриттям.
Фіг. Фіг.3 - блок-схема випробувальної схеми згідно з цим розкриттям.
ПОДРОБНИЙ ОПИС РОЗКРИТТЯ
З метою спрощення опису цього розкриття, використання типу згаданих вище спеціальних схем, як описано в патенті США. №5,578,935, буде використано. Хоча цей один тип спеціальних випробувальних схем буде використовуватися для опису переваг розкриття інформації, слід розуміти, що це лише для зразкових цілей і не обмежує обсяг розкриття та його застосовність до інших спеціальних випробувальних схем.
Організація тесту 100 на фіг. 1 цього розкриття ілюструє спрощений варіант схеми випробування на фіг. 1 патенту США No5,578,935. У цій фіг. 1, СК 102 відноситься до схеми 226 патенту США 5,578,935, ФІГ. 1, і включає випробовувану схему (CUT) 104 (202 в патенті США №5,578,935) та вбудованим стробоскопічним компаратором 106 (206 у патенті США №5,578,935). У цій фіг. 1, зовнішній тестер 140 відноситься до зовнішніх блоків тестерів 200, 208, 220 і 222 патенту США 5,578,935, ФІГ. 1. При встановленні цього зв'язку всі подальші посилання на фіг. 1 в цьому описі буде на фіг. 1 цієї специфікації, якщо чітко не зазначено інше.
IC 102 на фіг. 1 вважається матрицею, що випробовується або на пластині, або після обробки. IC 102 має блок живлення V + 114, V-блок живлення 116, вихідна панель тестової відповіді 120, вхідна накладка для порівняння стробоскопа 126, вхідна площадка опорного напруги компаратора 124, функціональна вихідна площадка 122, і тестовий стимул для введення 118. Всі колодки, за винятком функціональної вихідної колодки 122 в цьому прикладі підключені до тестера 140 щоб тестер міг увімкнути та перевірити схему 102. Як видно, РІЗ 104 і компаратор 106 ланцюга 102 обидва живляться від колодки живлення V + і V− 114,116, через внутрішні рейки електроживлення 112 і 110 відповідно.